Altera FPGA/CPLD设计（基础篇）——Altera公司推荐FPGA/CPLD培训教材（附 (2008 年度畅销榜NO.946 )

本书结合作者多年工作经验，系统地介绍了FPGA/CPLD的基本设计方法。在介绍FPGA/CPLD概念的基础上，介绍了Altera主流FPGA/CPLD的结构与特点，并通过丰富的实例讲解Quartus II与ModelSim、Synplify Pro等常用EDA工具的开发流程。\r\n 本书附带两张光盘：光盘1中收录了Altera Quartus II Web版软件，读者可以安装使用；光盘2中收录了本书所有实例的完整工程、源代码、详细操作步骤和使用说明文件，便于读者边学边练，提高实际应用能力。\r\n 本书可作为高等院校通信工程、电子工程、计算机、微电子与半导体等专业的教材，也可作为硬件工程师和IC工程师的实用工具书。

第1章 FPGA/CPLD简介\r\n 1.1 可编程逻辑设计技术简介\r\n 1.1.1 可编程逻辑器件发展简史\r\n 1.1.2 可编程逻辑器件分类\r\n 1.2 FPGA/CPLD的基本结构\r\n 1.2.1 FPGA的基本结构\r\n 1.2.2 CPLD的基本结构\r\n 1.2.3 FPGA和CPLD的比较\r\n 1.3 FPGA/CPLD的设计流程\r\n 1.4 FPGA/CPLD的常用开发工具\r\n 1.5 下一代可编程逻辑设计技术展望\r\n 1.5.1 下一代可编程逻辑器件硬件上的四大发展趋势\r\n 1.5.2 下一代EDA软件设计方法发展趋势\r\n 1.6 小结\r\n 1.7 问题与思考\r\n第2章 Altera FPGA/CPLD的结构\r\n 2.1 Altera高密度FPGA\r\n 2.1.1 主流高端FPGA——Stratix\r\n 2.1.2 内嵌高速串行收发器的FPGA Stratix GX\r\n 2.1.3 新一代90nm高端FPGA StratiX II\r\n 2.2 Altera低成本FPGA.\r\n 2.2.1 主流低成本FPGA Cyclone\r\n 2.2.2 新一代低成本FPGA Cyclone II\r\n 2.3 Altera的CPLD器件\r\n 2.3.1 主流的CPLD MAX 3000A\r\n 2.3.2 CPLD的革 MAX II\r\n 2.4 小结\r\n 2.5 问题与思考\r\n第3章 Altera Quartus II开发流程\r\n 3.1 Quartus II软件综述\r\n 3.1.1 Quartus II软件的特点及支持的器件\r\n 3.1.2 Quartus II软件的工具及功能简介\r\n 3.1.3 Quartus II软件的用户界面\r\n 3.2 设计输入\r\n 3.2.1 设计输入方式\r\n 3.2.2 设计规划\r\n 3.2.3 设计输入文件实例\r\n 3.2.4 设计约束\r\n 3.3 综合\r\n 3.3.1 使用Quartus II软件集成综合\r\n 3.3.2 控制综合\r\n 3.3.3 综合实例\r\n 3.3.4 第三方综合工具\r\n 3.4 布局布线\r\n 3.4.1 设置布局布线参数\r\n 3.4.2 布局布线实例\r\n 3.4.3 增量布局布线\r\n 3.4.4 反标保留分配\r\n 3.5 仿真\r\n 3.5.1 指定仿真器设置\r\n 3.5.2 建立矢量源文件\r\n 3.5.3 仿真实例\r\n 3.5.4 第三方仿真工具\r\n 3.6 编程与配置\r\n 3.6.1 建立编程文件\r\n 3.6.2 器件编程和配置\r\n 3.7 小结\r\n 3.8 问题与思考\r\n第4章 Altera的IP工具\r\n 4.1 IP的概念、Altera的IP\r\n 4.1.1 IP的概念\r\n 4.1.2 Altera可提供的IP\r\n 4.1.3 Altera IP在设计中的作用\r\n 4.2 使用Altera的基本宏功能\r\n 4.2.1 定制基本宏功能\r\n 4.2.2 实现基本宏功能\r\n 4.2.3 设计实例\r\n 4.3 使用Altera的IP核\r\n 4.3.1 定制IP核\r\n 4.3.2 实现IP核\r\n 4.3.3 设计实例\r\n 4.4 小结\r\n 4.5 问题与思考\r\n第5章 Quartus II的常用辅助设计工具\r\n 5.1 I/O分配验证\r\n 5.1.1 I/O分配验证功能简介\r\n 5.1.2 I/O分配验证流程\r\n 5.1.3 用于I/O分配验证的输入\r\n 5.1.4 运行I/O分配验证\r\n 5.2 功率分析\r\n 5.2.1 Excel.based功率计算器\r\n 5.2.2 Simulation-based功率估算\r\n 5.3 RTL阅读器\r\n 5.3.1 RTL阅读器简介\r\n 5.3.2 RTL阅读器用户界面\r\n 5.3.3 原理图的分页和模块层次的切换\r\n 5.3.4 过滤原理图\r\n 5.3.5 将原理图中的节点定位到源设计文件\r\n 5.3.6 在原理图中查找节点或网线\r\n 5.3.7 使用RTL阅读器分析设计中的问题\r\n 5.4 SignalProbe及SignalTap II逻辑分析器\r\n 5.4.1 SignalProbe\r\n 5.4.2 SignalTap II逻辑分析器\r\n 5.5 时序收敛平面布局规划器(Timing Closure Floorplan)\r\n 5.5.1 使用Timing Closure Floorplan分析设计\r\n 5.5.2 使用Timing Closure Floorplan优化设计\r\n 5.6 Chip Editor底层编辑器\r\n 5.6.1 Chip Editor功能简介\r\n 5.6.2 使用Chip Editor的设计流程\r\n 5.6.3 Chip Editor视图\r\n 5.6.4 资源特性编辑器\r\n 5.6.5 Chip Editor的一般应用\r\n 5.7 工程更改管理(ECO)\r\n 5.7.1 ECO简介\r\n 5.7.2 ECO的应用范围\r\n 5.7.3 ECO的操作流程\r\n 5.7.4 使用Change Manager查看和管理更改\r\n 5.7.5 ECO验证\r\n 5.8 小结\r\n 5.9 问题与思考\r\n第6章 编程与配置\r\n 6.1 配置Altera FPGA\r\n 6.1.1 配置方式\r\n 6.1.2 主动串行(AS)\r\n 6.1.3 被动串行(PS)\r\n 6.1.4 快速被动并行(FPP)\r\n 6.1.5 被动并行异步(PPA)\r\n 6.1.6 JTAG配置方式\r\n 6.1.7 ByteBlaster II下载电缆\r\n 6.1.8 配置芯片\r\n 6.2 配置文件和软件支持\r\n 6.2.1 软件支持\r\n 6.2.2 配置文件\r\n 6.3 单板设计及调试注意事项\r\n 6.3.1 配置的可靠性\r\n 6.3.2 单板设计要点\r\n 6.3.3 调试建议\r\n 6.4 小结\r\n 6.5 问题与思考\r\n第7章 MAX+PLUS II过渡到Quartus II\r\n 7.1 MAX+PLUS II与Quartus II的功能比较\r\n 7.2 转换MAX+PLUS II设计\r\n 7.2.1 改变GUI风格\r\n 7.2.2 转换MAX+PLUS II工程\r\n 7.2.3 查看新工程\r\n 7.2.4 导入MAX+PLUS II配置文件\r\n 7.3 编辑工程\r\n 7.3.1 修改设计芯片\r\n 7.3.2 设置编译选项\r\n 7.4 编译\r\n 7.4.1 运行编译器\r\n 7.4.2 查看工程结构\r\n 7.4.3 编译报告\r\n 7.5 时序分析\r\n 7.5.1 时序设置\r\n 7.5.2 运行时序分析器\r\n 7.5.3 时序分析指定路径\r\n 7.5.4 时序约束布局器\r\n第9章 刀路的模拟、校验和后置处理\r\n 9.1 模拟刀路\r\n 9.2 校验刀路\r\n 9.3 后置处理\r\n 9.4 加工文档\r\n 9.5 总结\r\n附录A\r\n A.1 Cimatron快捷键\r\n A.2 Cimatron主菜单参数设置\r\n A.3 FILE-SETUP设置\r\n A.4 NC常见旗标含义\r\n A.5 Cimatron数据转换\r\n A.6 数控加工工艺卡 \r\n